数字信号处理FPGA电路设计

第1章 集成电路技术与数字信号处理

1.1 数字信号处理基本原理

1.2 FPGA技术

1.3 数字信号处理的应用

1.4 数字信号处理的发展趋势

1.5 基于FPGA设计基本要点

1.6 从算法到硬件:一个设计例子

1.7 一个电路多样性例子

1.8 本书的特色与重点

1.9 本书结构

1.10 对课堂教学的建议

1.11 本章小结

1.12 练习

1.13 参考文献

第2章 Virtex-Ⅱ Pro FPGA资源与设计工具

2.1 FPGA的基本资源

2.2 FPGA的设计流程

2.3 Xilinx FPGA的设计流程

2.4 Xilinx FPGA设计工具软件与安装

2.5 本章小结

2.6 与System Generator兼容的ISE和MATLAB版本信息

2.7 参考文献

第3章 基本算术运算电路

3.1 加法器设计与实现

3.2 符号数加法

3.3 溢出与饱和

3.4 乘法器设计

3.5 乘法器在Slice上的实现

3.6 符号数乘法

3.7 除法器设计

3.8 开平方根电路的设计

3.9 本章小结

3.10 练习

3.11 参考文献

第4章 采样与量化

4.1 Fourier级数与Fourier变换

4.2 采样数学模型

4.3 采样定理

4.4 混叠

4.5 下采样与上采样

4.6 采样与电路实现

4.7 量化

4.8 本章小结

4.9 练习

4.10 参考文献

第5章 低成本低功耗滤波器设计

5.1 CIC滤波器

5.2 CIC位宽分析

5.3 CIC电路实现

5.4 本章小结

5.5 练习

5.6 参考文献

第6章 CORDIC原理与实现

6.1 CORDIC基本原理

6.2 CORDIC的收敛性

6.3 双曲CORDIC

6.4 CORDIC电路实现

6.5 本章小结

6.6 练习

6.7 参考文献

第7章 FFT算法与电路实现

7.1 基2FFT算法推导

7.2 基2FFT蝶形计算电路

7.3 基4FFT算法推导

7.4 FFT电路结构设计

7.5 本章小结

7.6 练习

7.7 参考文献

第8章 自适应滤波器设计

8.1 最小二乘问题

8.2 最小二乘问题迭代算法

8.3 自适应滤波算法

8.4 自适应滤波器电路设计

8.5 QR分解与电路实现

8.6 本章小结

8.7 练习

8.8 参考文献

第9章 数据流图与时序分析

9.1 数据流图

9.2 数据流图时序分析

9.3 时序重整

9.4 节点时序重整

9.5 最短路径算法

9.6 本章小结

9.7 Karp定理证明

9.8 练习

9.9 参考文献

第10章 设计案例

10.1 用4个乘法器实现10抽头FIR滤波器

10.2 8位除法器设计与实现

10.3 8位开平方根电路的设计与实现

10.4 本章小结

附录 实验指导书

实验前言

参考文献

实验一 Xilinx Virtex-Ⅱ Pro实验板与设计软件

A1.1 实验简介

A1.2 实验目的

A1.3 实验任务

A1.4 实验报告写作要求

A1.5 实验步骤

A1.6 参考文献

实验二 基本算术电路的FPGA实现

A2.1 实验简介

A2.2 实验目的

A2.3 实验任务

A2.4 实验报告写作要求

A2.5 实验步骤

A2.6 练习

A2.7 参考文献

实验三 FIR滤波器设计

A3.1 实验简介

A3.2 实验目的

A3.3 实验任务

A3.4 实验报告写作要求

A3.5 实验步骤

A3.6 参考文献

实验四 数控振荡器设计与降频转换

A4.1 实验简介

A4.2 实验目的

A4.3 实验任务

A4.4 实验报告写作要求

A4.5 实验步骤

A4.6 参考文献

实验五 CIC滤波器设计与应用

A5.1 实验简介

A5.2 实验目的

A5.3 实验任务

A5.4 实验报告写作要求

A5.5 实验步骤

A5.6 参考文献

实验六 CORDIC计算向量长度

A6.1 实验简介

A6.2 实验目的

A6.3 实验任务

A6.4 实验报告写作要求

A6.5 实验步骤

A6.6 练习

A6.7 参考文献

书 名: 数字信号处理F PGA电路设计

作 者:施国勇

出版社: 高等教育出版社

出版时间: 2010年5月1日

ISBN: 9787040290745

开本: 16开

定价: 37.60元

书 名: Xilinx FPGA数字电路设计

出版时间: 2012年1月1日

开本: 16开

定价: 85.00元

Chapter 1 使用FPGA芯片设计数字电路的方法

1.1 什么是FPGA

1.2 FPGA芯片的发展过程及其基本架构

1.2.1 PLD的基本架构

1.2.2 PLD的种类

1.3 XilinxFPGA的基本架构

1.3.1 XilinxSpartan?3ANFPGA的基本架构

1.4 XilinxSpartan3ANFPGA芯片型号代表的意义

1.5 数字电路的传统设计方法

1.6 使用FPGA设计数字电路的方法

1.6.1 使用绘图方式设计数字电路的方法

1.6.2 使用VHDL硬件描述语言设计数字电路的方法

1.6.3 使用Verilog硬件描述语言设计数字电路的方法

1.6.4 使用状态机方式设计数字电路的方法

1.7 XilinxISE开发系统功能简介

1.8 使用XilinxISE开发系统设计FPGA及CPLD操作方式的差异

1.9 XilinxISimSimulator简介

1.1 0ModelSim模拟器简介

Chapter2 XilinxISEWebPACK及ModelSimXE

模拟器的下载及安装

2.1 ISEWebPACK软件的下载

2.1.1 登录Xilinx公司网站

2.1.2 进行注册

2.1.3 下载ISEWebPACK软件

2.1.4 ISEWebPACK更新文件的下载

2.1.5 License文件的产生及下载

2.2 ISEWebPACK软件的安装

2.3 XilinxISEWebPACK的更新

2.4 ModelSimXE模拟器的下载及安装

2.4.1 ModelSimXE模拟器的下载

2.4.2 ModelSimXE模拟器的安装

2.4.3 MdelSimLicense文件的下载及安装

2.5 ISEWebPACKLicense文件的更新方法

Chapter3 FPGA芯片开发板

3.1 概述

3.2 依元素XC3S200AN_FT256FPGA芯片开发板

3.3 依元素XC3S200AN_FT256开发板外围装置与FPGA芯片引脚

3.3.1 电源装置

3.3.2 输入装置

3.3.3 输出装置

3.3.4 RS232传输接口

3.3.5 XilinxSpartan3ANXC3S200AN?FTG256FPGA芯片

3.3.6 J1Connector

3.3.7 J2Connector

3.4 XC3S200AN_FT256开发板的下载方式

Chapter4 XilinxISE的简易操作步骤

4.1 如何进入ISEProjectNavigator窗口

4.2 如何新建工程

4.3 如何离开所建立的工程

4.4 ProjectNavigator窗口功能介绍

4.5 如何打开一个旧的工程

4.6 基本逻辑门介绍

4.6.1 非门的电路符号、布尔代数式及真值表

4.6.2 或门的电路符号、布尔代数式及真值表

4.6.3 与门的电路符号、布尔代数式及真值表

4.6.4 异或门的电路符号、布尔代数式及真值表

4.7 基本逻辑门设计方法

4.7.1 取出逻辑门组件

4.7.2 缓冲器组件的取出

4.7.3 执行连线的动作

4.7.4 加入输入/输出端

4.7.5 定义输入/输出端名称

4.8 基本逻辑门功能模拟的执行

4.8.1 TestBench的产生

4.8.2 TestBench语法的检查

4.8.3 使用ISim模拟器的模拟方法

4.8.4 模拟时间的设定

4.8.5 使用ModelSim模拟器的模拟方法

4.9 设计执行

4.9.1 ImplementationConstraintsFile的设定

4.9.2 ImplementDesign的执行

4.10 使用FPGAEditor查看芯片布局与布线

4.11 FPGA芯片资源利用报告的查看

4.12 ConfigurationData的产生

4.13 时序模拟的执行

4.13.1 使用ModelSim执行时序模拟的方法

4.13.2 使用XilinxISimSimulator执行时序模拟的方法

4.14 Configuration的执行

4.14.1 直接下载至FPGA芯片

4.14.2 下载至FPGA芯片内部的FlashMemory

4.14.3 USB下载线的连接方法

4.14.4 直接下载至FPGA与下载至FPGAFlash的差异

4.15 以HDL硬件描述语言设计数字电路的方法

Chapter5 组合逻辑设计实例

5.1 编码器

5.1.1 十进制对二进制编码器

5.1.2 使用绘图方式的设计方法

5.1.3 功能模拟的执行

5.1.4 ModelSim模拟器的简易操作

5.1.5 将十进制对二进制编码器设计成组件模块使用

5.1.6 十进制对二进制编码器组件模块的模拟及下载

5.2 如何将建立的组件模块用于别的工程

5.3 BCD译码器

5.3.1 BCD译码器的基本电路

5.3.2 使用绘图方式的设计方法

5.3.3 将BCD译码器组成组件模块使用

5.3.4 再使用ModelSim模拟电路的功能

5.3.5 执行及下载

5.4 2对4译码器

5.5 多路分配器

5.5.1 1对4多路分配器

5.6 多路选择器

5.6.1 4对1多路选择器

5.7 一位全加器的设计

5.7.1 一位半加器

5.7.2 一位全加器

5.8 二位全加器的设计

5.9 BCD七段显示器译码器的设计

5.9.1 七段显示器的基本架构

5.9.2 七段显示器译码器的真值表

5.9.3 布尔代数式

5.9.4 逻辑电路图

5.9.5 使用XilinxECS绘图

5.9.6 使用ModelSim执行电路功能模拟

5.9.7 将七段显示器译码器设计成组件模块使用

5.9.8 再使用ModelSim模拟电路的功能

5.9.9 ImplementationConstraintsFile的执行

5.9.1 0ImplementDesign的执行

5.9.1 1时序模拟的执行

5.9.1 2Configuration的执行

Chapter6 时序逻辑电路设计

6.1 四位异步加法计数器的设计

6.2 不同频率时钟脉冲产生电路的设计

6.3 具有七段显示器译码器的四位异步加法计数器的设计

Chapter7 VHDL硬件描述语言设计方法

7.1 使用VHDL硬件描述语言设计数字电路

7.1.1 使用ISEHDLTextEditor编辑VHDL硬件描述语言设计

电路

7.1.2 使用ISE语言样板设计VHDL硬件描述语言的方法

7.2 VHDL硬件描述语言的基本架构组成

7.2.1 Library声明的格式

7.2.2 Use声明的格式

7.2.3 Entity电路实体的描述格式

7.2.4 Architecture结构体的描述格式

7.2.5 Structure声明所使用的格式及范例

7.2.6 Dataflow描述的格式及范例

7.2.7 Behavioral行为描述的格式及范例

7.2.8 组成声明描述的格式及范例

Chapter8 VHDL硬件描述语言的描述规则

8.1 VHDL硬件描述语言指令的命名规则

8.1.1 VHDL的批注

8.2 VHDL语句的描述形式

8.3 VHDL的常用指令

8.3.1 IF条件式

8.3.2 WHEN…ELSE语句

8.3.3 CASE…IS…WHEN…WHENOTHERS语句

8.3.4 WITH…SELECT…WHEN…WHENOTHERS语句

8.3.5 LOOP语句

8.3.6 NEXT语句

8.3.7 WAIT语句

8.4 VHDL中所使用的运算符

8.5 VHDL的保留字

Chapter9VHDL设计实例

9.1 3对8译码器

9.2 十六进制加减计数器

9.2.1 分频器的设计

9.2.2 十六进制加减计数器的设计

9.2.3 多路选择器

9.2.4 七段显示器译码器的设计

9.2.5 十六进制加减计数器完整电路的设计

9.3 BCD加减计数器

9.3.1 BCD加减计数器的设计方法

9.3.2 分频器、多路选择器、七段显示器译码器模块的导入

9.3.3 BCD加减计数电路的完整设计

9.4 跑马灯

9.4.1 八位右移寄存器的设计

9.4.2 完整跑马灯的设计

Chapter10VHDL专题设计

1018×8点阵LED

1011基本架构

1012设计方法

1013合成及下载

102液晶显示

1021液晶显示模块基本架构

1022LCM工作原理

1023设计方法

1024VHDL设计

1025合成及下载

1026LCD由右向左移位显示的设计

103键盘

1031键盘读取基本原理

1032设计方法一

1033设计方法二

104蜂鸣器

1041蜂鸣器发音的基本原理

1042设计方法

105RS232接口

1051打开一个新工程

1052VHDL设计

1053合成及下载

1054计算机超级终端的设置

参考文献641