三维集成电路的TSV建模和信号完整性关键技术研究

本项目研究三维集成电路铜和碳纳米管束TSV的解析模型、电磁模型、互连信号完整性方面的关键基础科学问题。针对铜TSV和碳纳米管束TSV技术，考虑TSV的长度、直径、介电厚度和间距等因素，建立三维集成电路TSV通孔的电阻、电感、电容的解析模型，研究TSV结构参数和材料参数对其回波损耗、插入损耗等电磁参数的影响，建立精确的TSV等效集总模型和的基于TSV的隔离集总模型。研究插入冗余TSV和缓冲器的三维互连线延时与功耗的解析模型，提出同步改善互连延时与信号反射系数的TSV尺寸与布局优化算法。综合考虑三维集成电路的耦合、延时与功耗的约束，研究应用多级路由技术实现三维集成电路的TSV密度优化分配技术，为三维集成技术应用于未来集成电路设计提供必要的理论和技术基础。 2100433B

本项目研究三维集成电路铜和碳纳米管束TSV的解析模型、电磁模型、互连信号完整性方面的关键基础科学问题。针对铜TSV和碳纳米管束TSV技术，考虑TSV的长度、直径、介电厚度和间距等因素，建立三维集成电路TSV通孔的电阻、电感、电容的解析模型，研究TSV结构参数和材料参数对其回波损耗、插入损耗等电磁参数的影响，建立精确的TSV等效集总模型和的基于TSV的隔离集总模型。研究插入冗余TSV和缓冲器的三维互连线延时与功耗的解析模型，提出同步改善互连延时与信号反射系数的TSV尺寸与布局优化算法。综合考虑三维集成电路的耦合、延时与功耗的约束，研究应用多级路由技术实现三维集成电路的TSV密度优化分配技术，为三维集成技术应用于未来集成电路设计提供必要的理论和技术基础。

本项目针对铜TSV和碳纳米管TSV技术，考虑不同TSV材料、长度、直径、介电厚度和间距等因素，建立三维集成电路TSV通孔的电阻、电感、电容的解析模型及热模型；考虑层间通孔和互连焦耳热，获得三维集成电路的热解析模型和顶层互连线的热解析模型，考虑三维集成电路的面积、通信带宽和温度的约束，应用多级路由技术实现三维集成电路热通孔最优化分配技术，为三维集成技术应用于未来集成电路设计提供必要的理论基础。

随着传统二维集成电路技术系统芯片的信号失真、延迟等问题日益严重，三维集成电路技术就成为被用来解决缩短连线、多级集成、改善性能和降低功耗等问题的有效方法之一，三维集成技术已经被国际上公认为集成电路技术的未来发展方向，也是摩尔定律继续有效的有力保证。 基于铜TSV技术，电学特性方面研究了考虑MOS效应的锥形TSV的电容特性，同时分析了锥形TSV底部直径、介电层厚度、介电常数、TSV高度、掺杂浓度等参数对锥形TSV电容特性的影响；研究了温度对TSV寄生电阻的影响，考虑趋肤效应，建立了温度相关TSV寄生电阻模型，分析了频率和TSV结构参数对寄生电阻的影响。结果表明，随着频率和TSV半径的增加，电阻温度系数减小；采用保角变换法建立锥形TSV电容解析模型，结果表明氧化层电容和衬底电容的误差率分别为1%和3%，验证了模型的准确性，侧面倾角为零时，模型可以应用到圆柱形TSV结构；提出了屏蔽差分硅通孔(Shield Differential Through-Silicon Via, SDTSV)结构并建立了它的等效电路模型，深入分析了SDTSV的电磁特性；建立了毫米波应用的空气隙TSV等效电路模型、锥形TSV寄生电感模型。热特性方面，研究了Cu和SiO2填充同轴TSV的热性能，分析了金属层厚度、介电层厚度、TSV高度等因素对同轴TSV热性能的影响，结果表明金属的填充尺寸对TSV热性能影响较大；提出一种降低同轴TSV阻止区的方法，建立了同轴和同轴环形TSV热应力解析模型，分析了铜的塑性、TSV材料及结构参数的影响。结果表明，同轴环形TSV与同轴TSV相比，阻止区减小了22%。 基于碳纳米管TSV技术，提出一种考虑温度效应多壁碳纳米管互连电导率模型；建立了单壁碳纳米管束TSV的等效电路，并在局部互连、层间互连、全局互连层面与铜TSV进行了分析对比，结果表明单壁碳纳米管束作为TSV互连具有明显优势；提出了无畸变TSV的概念，给出了无畸变TSV的设计要求和一种设计方法；研究了单壁碳纳米管基TSV热-机械特性。 本项目的研究成果为三维集成电路技术的应用提供必要的理论基础。

超级动态电压调节(UDVS)技术在低功耗芯片设计中具有明显优势。但当电压显著降低，芯片内部传输的信号幅度变得很小，动态噪声和静态噪声引起的VB(Voltage Bump)更易导致时序的违规，给信号完整性设计带来极大的挑战。为规避信号完整性问题导致芯片性能出错，芯片必须始终工作在很高的电压下以确保正常工作，这会显著提高芯片功耗，不能充分发挥UDVS技术的低功耗优势。本项目在我们前期工作对UDVS 基本单元电路和翻转噪声研究的基础上，研究UDVS技术下的信号完整性理论，构建兼容于现有大规模集成电路设计的静态噪声二阶模型和基于耦合电容权重因子的复合电流源(CCS)动态噪声模型；同时基于衬底控制灵敏放大技术设计PVT性能良好的VB检测电路；在此基础上，在大规模UDVS 芯片中实现电路VB测试系统，以较低的电路面积和功耗实测芯片的VB，为调整芯片的电源电压和时序修复提供依据，使得芯片功耗尽可能有效降低