高压静电场下具有超低介电常数高分子材料的研制

作为重要工程塑料，聚合物的介电性质研究具有重要的理论和应用意义,然而现有的低介电材料介电范围无法满足需求。最近我们采用电纺丝技术制备出介电常数在1.5左右的多种高分子超低介电纤维膜（见前期工作），达到了国际的先进水平，但其原理尚不十分清晰，高分子纳米微结构与超低介电性能之间存在许多科学问题需要解决。例如：材料方面，涉及高分子的基团类型、分子结构、纳米尺寸效应；反应类型方面，线形还是交联反应；工艺方面，分子极化程度（极化电压）；测试方面，温度、频率；凝聚态结构上包括分子堆积、偶极子的宏观取向、各种极化（位移极化、取向极化和界面极化）的贡献、残余电荷数量、耗散速率等。因此，我们在此提出这个科学课题，希望得到国家基金委的支持，探究高分子纳米微结构与超低介电性能的关系，建立电场诱导下分子极化的新理论和新方法，探寻能够采用多种普通高分子制备超低介电材料的新途径，为电子工业发展提供参考数据与理论依据。

介质在外加电场时会产生感应电荷而削弱电场，原外加电场（真空中）与最终介质中电场比值即为相对介电常数（relative permittivity 或 dielectric constant），又称诱电率，与频率相关。介电常数是相对介电常数与真空中绝对介电常数乘积。如果有高介电常数的材料放在电场中，电场强度会在电介质内有可观的下降。理想导体的相对介电常数为无穷大。

根据物质的介电常数可以判别高分子材料的极性大小。通常，相对介电常数大于3.6的物质为极性物质；相对介电常数在2.8~3.6范围内的物质为弱极性物质；相对介电常数小于2.8为非极性物质。

使用特定天线测量地层介电常数的测井方法。根据测量目的不同，又分为幅度介电测井，相位介电测井。

介电测井：石油和多数造岩矿物的介电常数不超过2～10；水的介电常数ε水为80左右。因此,岩层的总介电常数在很大程度上取决于单位体积中水的含量。它和利用电阻率区分油水层和求含水饱和度的方法不同,不要求地层水必须是含盐的,也不需要知道地层水电阻率。岩石的介电性质只在高频电磁场下才能清楚地表现出来,所以介电测井采用高频(由几十兆赫到一千兆赫左右)。因此,也称电磁波测井(electromagneticpropagationlogging),或电磁波传播测井。它是通过测量电磁波在地层中的传播时间和衰减系数计算出地层的介电常数和电导率。常用的介电测井分两类,Schlumberger公司分别称它们为EFF和DFF测井。EPT测井探测范围较浅(相当于冲洗带),采用11GHz工作频率；DPT探测深度较大,工作频率为25MHz左右介电测井工具

相位介电测井,是测量电磁波传播过程的相位差,进而确定地层介电常数的一种测井方法。大量的岩石电性研究结果表明,岩石的介电常数。:取决于下列因素:岩石含水量(即孔隙度小与含水饱和度S、的乘积中sw)、泥质含量、岩石骨架的介电常数e一。和水的分布状况。对于某一具体储集层来讲,岩石骨架的组成基本相同,孔隙结构大致相似,与岩石骨架组份有关的衡二。和与孔隙结构有关的水分布状况可以由岩电实验室测得。因此,只要用其它测井方法测知泥质含量和孔隙度,就能够用。:求出S、、。相位介电测井方法,是在井轴上放置一个高频(例如60兆赫)电磁波发射源,向地层发射高频电磁波。在离源不同距离Ll、玩的井轴上,各放一个接收探头,接收传播过来的电磁波,并且检测两者的相位差△甲。这个相位差△甲,在仪器使用的频率、线圈系长度和测量间贬一定时,通常主要取决于地层的介电常数。2100433B

近十年来，半导体工业界对低介电常数材料的研究日益增多，材料的种类也五花八门。然而这些低介电常数材料能够在集成电路生产工艺中应用的速度却远没有人们想象的那么快。其主要原因是许多低介电常数材料并不能满足集成电路工艺应用的要求。图2是不同时期半导体工业界预计低介电常数材料在集成电路工艺中应用的前景预测。

早在1997年，人们就认为在2003年，集成电路工艺中将使用的绝缘材料的介电常数（k值）将达到1.5。然而随着时间的推移，这种乐观的估计被不断更新。到2003年，国际半导体技术规划（ITRS 2003[7]）给出低介电常数材料在集成电路未来几年的应用，其介电常数范围已经变成2.7~3.1。

造成人们的预计与现实如此大差异的原因是，在集成电路工艺中，低介电常数材料必须满足诸多条件，例如：足够的机械强度（MECHANICAL strength）以支撑多层连线的架构、高杨氏系数（Young's modulus）、高击穿电压（breakdown voltage＞4MV/cm）、低漏电（leakage current＜10^(-9) at 1MV/cm）、高热稳定性（thermal stability＞450oC）、良好的粘合强度（adhesion strength）、低吸水性（low moisture uptake）、低薄膜应力（low film stress）、高平坦化能力（planarization）、低热涨系数（coefficient of thermal expansion）以及与化学机械抛光工艺的兼容性（compatibility with CMP process）等等。能够满足上述特性的低介电常数材料并不容易获得。例如，薄膜的介电常数与热传导系数往往就呈反比关系。因此，低介电常数材料本身的特性就直接影响到工艺集成的难易度。

在超大规模集成电路制造商中，TSMC、 Motorola、AMD以及NEC等许多公司为了开发90nm及其以下技术的研究，先后选用了应用材料公司（Applied Materials）的 Black Diamond 作为低介电常数材料。该材料采用PE-CVD技术[8] ，与现有集成电路生产工艺完全融合，并且引入BLOk薄膜作为低介电常数材料与金属间的隔离层，很好的解决了上述提及的诸多问题，是已经用于集成电路商业化生产为数不多的低介电常数材料之一。