芯片测试

此外，测试软件也面临着深亚微米工艺和频率不断提高所带来的新的测试问题。过去测试静态阻塞故障的ATPG测试模式已不再适用，在传统工具上添加功能模式却难以发现新的故障。较好的方式是，对过去的功能模式组进行分类以判断哪些故障无法检测，然后创建ATPG模式来捕获这些遗漏的故障类型。

随着设计容量的增大以及每个晶体管测试时间的缩短，为了找到与速度相关的问题并验证电路时序，必须采用同步测试方法。 同步测试必须结合多种故障模型，包括瞬变模型、路径延迟和IDDQ。

业界一些公司认为，将阻塞故障、功能性故障以及瞬变/路径延迟故障结合起来也许是最为有效的测试策略。对深亚微米芯片和高频率工作方式，瞬变和路径延迟测试则更为重要。

要解决同步测试内核时的ATE精度问题，并降低成本，就必须找到一种新的方法，这种方法能简化测试装置的接口 (瞬变和路径延迟测试要求测试装置接口处时钟准确)，同时能保证测试期间信号有足够的精确度。

由于SoC内存块中极有可能存在制造缺陷，因此存储器BIST必须具备诊断功能，一旦发现问题，存在缺陷的地址单元就可以映射到备用地址单元的冗余内存，检测出的故障地址将放弃不用，避免舍弃整个昂贵的芯片。

对小型嵌入式内存块进行测试，无需另加门电路或控制逻辑。例如，向量转换测试技术可将功能模式转换为一系列的扫描模式。

与BIST方法不同，旁路内存块的功能输入不需要额外的逻辑电路。由于不需要额外的测试逻辑，SoC开发工程师可复用过去形成的测试模式。

高级ATPG工具不仅能并行测试宏而且能够确定是否存在冲突，以及详细说明哪些宏可并行测试，哪些宏为什么不可以并行测试。此外，即使宏时钟与扫描时钟相同(如同步存储器)，这些宏也可得到有效测试。

密集双面板上的测试点还不够多，每个复杂的芯片都必须配备边界扫描电路。如果没有边界扫描，板级的制造缺陷查找就相当困难，甚至无法查找。借助于边界扫描，板级测试就极为容易，并且与芯片内的逻辑电路无关。边界扫描也可在生产的任一阶段将ATPG模式配置到芯片的扫描链上。 解读词条背后的知识 查看全部

• • ICSOCKETMAN 5年IC测试座工程师经验，IC老化功能测试等

    如何更简单的理解芯片测试座？

    大家在未了解新事物之前，都会觉得这个事物充满神秘。每当有朋友问起：嗨，老朋友你是在做什么？我面带微笑的回答：IC测试座。朋友：…………迟疑几秒之后，回答:那是个啥？所以，我想了很久，还是在百家号上和大家解释下，毕竟后面大家搜索百度也方便展现。芯片测试座最简单的理解就是，芯片...

    2021-04-201
  • ICSOCKETMAN 5年IC测试座工程师经验，IC老化功能测试等

    什么是芯片测试座？

    百度上的定义是ic测试座(测试插座)是对ic器件的电性能及电气连接进行测试来检查生产制造缺陷及元器件不良的一种标准测试设备。实际上，芯片测试座，又称IC socket，其实定义没有那么复杂，它只是为了满足某种芯片某种测试需求的内联器（interposer）。它是一个IC和P...

    2020-05-060
  • TechSugar媒体 做你身边最值得信赖的科技媒体

    微调整占射频芯片测试时间的4到6成

    测试是维护电子产品质量与品牌的关键一步，也是决定产品成本的关键一步文︱罗艺图︱网络测试验证是半导体厂商进行成品合格率（良率）管理的主要方法，它贯穿于集成电路设计开发、生产制造的全流程，每一个环节的测试结果都对最终良率有影响，综合测试结果是判断一颗芯片产品能否在市场上销售的关...

    2019-12-230
  • 企查查财经 企查查科技有限公司

    格力电器公开“芯片测试装置”专利

    企查查APP显示，近日，格力电器（000651）公开“用于芯片测试装置的装载器及芯片测试装置”专利，公开号为CN112710872A。企查查专利摘要显示，本发明提出了一种用于芯片测试装置的装载器及芯片测试装置，其中，所述装载器包括：底座部件，具有放置芯片的凹槽，并能将所述芯...

    2021-04-280
• • 知识百科人李先生 律师,山东圣义律师事务所,生活领域创作者

    中芯国际芯片测试获得通过，荷兰深紫外光刻机可以直接出口中国

    中国已完成中芯国际N 1工艺的流片和测试，所有IP全部自主化国产化，功能测试一次通过！这个宣布对于世界来说，可以说石破天惊！这意味着中国可以摆脱高端光刻机的束缚，就能够生产N 1工艺的芯片，N 1工艺芯片接近台积电7nm工艺水平。测试获得通过，就意味着下一步小规模的量产。既...

    2020-10-170

为SoC设备所做的逐块测试规划必须实现：正确配置用于逻辑测试的ATPG工具；测试时间短；新型高速故障模型以及多种内存或小型阵列测试。对生产线而言，诊断方法不仅要找到故障，而且还要将故障节点与工作正常的节点分离开来。此外，只要有可能，应该采用测试复用技术以节约测试时间。在高集成度IC测试领域，ATPG和IDDQ的可测试性设计技术具备强大的故障分离机制。

需要提前规划的其他实际参数包括：需要扫描的管脚数目和每个管脚端的内存数量。可以在SoC上嵌入边界扫描，但并不限于电路板或多芯片模块上的互连测试。

尽管芯片尺寸在不断减小，但一个芯片依然可封装几百万个到上1亿个晶体管，测试模式的数目已经增加到前所未有的程度，从而导致测试周期变长，这一问题可以通过将测试模式压缩来解决，压缩比可以达到20%至60%。对现在的大规模芯片设计，为避免出现容量问题，还有必要找到在64位操作系统上可运行的测试软件。

芯片封装测试的定义？ 什么是芯片封装？ 思科微电子芯片研发技术中心

1、BGA(ballgridarray)

球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。

封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方；而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。

该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为 1.5mm，引脚数为225。也有一些LSI厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。

美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。

2、BQFP(quadflatpackagewithbumper)

带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用

此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。

3、碰焊PGA(buttjointpingridarray)

表面贴装型PGA的别称(见表面贴装型PGA)。

4、C－(ceramic)

表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。

5、Cerdip

用玻璃密封的陶瓷双列直插式封装，用于ECLRAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip用于紫外线擦除型EPROM以及内部带有EPROM的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。

6、Cerquad

表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP等的逻辑LSI电路。带有窗口的Cerquad用于封装EPROM电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～2W的功率。但封装成本比塑料QFP高3～5倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、 0.4mm等多种规格。引脚数从32到368。

7、CLCC(ceramicleadedchipcarrier)

带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。

带有窗口的用于封装紫外线擦除型EPROM以及带有EPROM的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。

8、COB(chiponboard)

板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。

9、DFP(dualflatpackage)

双侧引脚扁平封装。是SOP的别称(见SOP)。以前曾有此称法，已基本上不用。

10、DIC(dualin-lineceramicpackage)

陶瓷DIP(含玻璃密封)的别称(见DIP).

11、DIL(dualin-line)

DIP的别称(见DIP)。欧洲半导体厂家多用此名称。

12、DIP(dualin-linepackage)

双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器 LSI，微机电路等。引脚中心距2.54mm，引脚数从6到64。封装宽度通常为15.2mm。有的把宽度为7.52mm和10.16mm的封装分别称为 skinnyDIP和slimDIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP也称为 cerdip(见cerdip)。

13、DSO(dualsmallout-lint)

双侧引脚小外形封装。SOP的别称(见SOP)。部分半导体厂家采用此名称。

14、DICP(dualtapecarrierpackage)

双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利

用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm厚的存储器LSI簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP命名为DTP。

15、DIP(dualtapecarrierpackage)

同上。

日本电子机械工业会标准对DTCP的命名(见DTCP)。

16、FP(flatpackage)

扁平封装。表面贴装型封装之一。QFP或SOP(见QFP和SOP)的别称。部分半导体厂家采用此名称。

17、flip-chip

倒焊芯片。裸芯片封装技术之一，在LSI芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技术中体积最小、最薄的一种。但如果基板的热膨胀系数与LSI芯片不同，就会在接合处产生反应，从而影响连接的可靠性。因此必须用树脂来加固LSI芯片，并使用热膨胀系数基本相同的基板材料。

18、FQFP(finepitchquadflatpackage)

小引脚中心距QFP。通常指引脚中心距小于0.65mm的QFP(见QFP)。部分导导体厂家采用此名称。

19、CPAC(globetoppadarraycarrier)

美国Motorola公司对BGA的别称(见BGA)。

20、CQFP(quadfiatpackagewithguardring)

带保护环的四侧引脚扁平封装。塑料QFP之一，引脚用树脂保护环掩蔽，以防止弯曲变形。

在把LSI组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L形状)。这种封装在美国Motorola公司已批量生产。引脚中心距0.5mm，引脚数最多为208左右。

21、H-(withheatsink)

表示带散热器的标记。例如，HSOP表示带散热器的SOP。

22、pingridarray(surfacemounttype)

表面贴装型PGA。通常PGA为插装型封装，引脚长约3.4mm。表面贴装型PGA在封装的底面有陈列状的引脚，其长度从1.5mm到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～52，是大规模逻辑LSI用的封装。封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。

23、JLCC(J-leadedchipcarrier)

J形引脚芯片载体。指带窗口CLCC和带窗口的陶瓷QFJ的别称(见CLCC和QFJ)。部分半导体厂家采用的名称。

24、LCC(Leadlesschipcarrier)

无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC用封装，也称为陶瓷QFN或QFN－C(见QFN)。

25、LGA(landgridarray)

触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已实用的有227触点(1.27mm中心距)和447触点(2.54mm中心距)的陶瓷LGA，应用于高速逻辑

LSI电路。LGA与QFP相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI是很适用的。但由于插座制作复杂，成本高，基本上不怎么使用。预计今后对其需求会有所增加。

26、LOC(leadonchip)

芯片上引线封装。LSI封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的结构相比，在相同大小的封装中容纳的芯片达1mm左右宽度。

27、LQFP(lowprofilequadflatpackage)

薄型QFP。指封装本体厚度为1.4mm的QFP，是日本电子机械工业会根据制定的新QFP外形规格所用的名称。

28、L－QUAD

陶瓷QFP之一。封装基板用氮化铝，基导热率比氧化铝高7～8倍，具有较好的散热性。封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑 LSI开发的一种封装，在自然空冷条件下可容许W3的功率。现已开发出了208引脚(0.5mm中心距)和160引脚(0.65mm中心距)的LSI逻辑用封装，并于1993年10月开始投入批量生产。

29、MCM(multi-chipmodule)

多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM－L，MCM－C和MCM－D三大类。

MCM－L是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。

MCM－C是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使

用多层陶瓷基板的厚膜混合IC类似。两者无明显差别。布线密度高于MCM－L。

MCM－D是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al作为基板的组件。

布线密谋在三种组件中是最高的，但成本也高。2100433B