锁相环与频率合成器电路设计

第1章 锁相环与频率合成器电路基础 1

1.1 频率合成的基本方法和指标 1

1.1.1 频率合成的基本方法 1

1.1.2 频率合成器的主要技术指标 2

1.2 锁相环路(PLL)电路基础 4

1.2.1 锁相环路的基本结构与工作原理 4

1.2.2 数字锁相式频率合成器的基本结构与工作原理 7

1.2.3 全数字锁相环的基本结构与工作原理 8

1.3 直接数字式频率合成器(DDS)基础 14

1.3.1 DDS的结构与工作原理 14

1.3.2 DDS的技术特点 19

1.3.3 DDS的输出信号频谱特性 21

1.3.4 DDS的调制特性 23

1.4 频率合成器电路结构 23

1.4.1 单环数字锁相式频率合成器电路 23

1.4.2 前置分频型单环数字锁相式频率合成器电路 25

1.4.3 下变频型单环数字锁相式频率合成器电路 26

1.4.4 变模前置分频型数字锁相式频率合成器电路 26

1.4.5 小数分频型数字锁相式频率合成器电路 28

1.4.6 多环数字锁相式频率合成器电路 29

1.4.7 环外插入混频器的DDS+PLL频率合成器电路 31

1.4.8 环内插入混频器的DDS+PLL频率合成器电路 32

1.4.9 DDS激励PLL的频率合成器电路 33

第2章 正弦波振荡器电路基础[ST][HT5"SS] 35

2.1 反馈型正弦波振荡器的基本原理 35

2.1.1 反馈型正弦波振荡器的组成 35

2.1.2 自激振荡的平衡条件 36

2.1.3 自激振荡的起振条件 36

2.1.4 振荡器的稳定条件 37

2.2 LC振荡器 40

2.2.1 三点式振荡器电路的基本结构 40

2.2.2 改进的电容三点式振荡器电路 42

2.2.3 几种三点式振荡器电路的比较 44

2.3 石英晶体振荡器电路 45

2.3.1 石英晶体谐振器 45

2.3.2 石英晶体振荡器基本电路结构 47

2.3.3 普通晶体振荡器 48

2.3.4 温度补偿晶体振荡器 49

2.3.5 恒温晶体振荡器 51

2.4 压控振荡器电路 53

2.4.1 压控振荡器的主要技术指标 53

2.4.2 变容二极管压控振荡器 54

2.4.3 射极耦合多谐振荡器构成的VCO 56

2.4.4 环形振荡器结构的VCO 57

2.5 振荡器频率和振幅的稳定 58

2.5.1 振荡器频率的稳定 58

2.5.2 振荡器振幅的稳定 61

2.6 寄生振荡 63

2.6.1 寄生振荡的表现形式 63

2.6.2 寄生振荡的产生原因及其防止或消除方法 64

第3章 PLL频率合成器电路设计 68

3.1 ADF4106 500~600 MHz PLL频率合成器电路 68

3.1.1 ADF4106的主要技术特性 68

3.1.2 ADF4106的芯片封装与引脚功能 69

3.1.3 ADF4106的内部结构与工作原理 70

3.1.4 ADF4106的应用电路设计 77

3.2 ADF4110~4113 0.55~4.0 GHz PLL频率合成器电路 79

3.2.1 ADF4110~4113的主要技术特性 79

3.2.2 ADF4110~4113芯片封装和引脚功能 79

3.2.3 ADF4110~4113内部结构和工作原理 81

3.2.4 ADF4110~4113应用电路设计 88

3.3 ADF4116~4118 0.55~3.0 GHz PLL频率合成器电路 92

3.3.1 ADF4116~4118主要技术特性 92

3.3.2 ADF4116~4118芯片封装和引脚功能 92

3.3.3 ADF4116~4118内部结构和工作原理 94

3.3.4 ADF4116~4118应用电路设计 95

3.4 ADF4153 4 GHz PLL频率合成器电路 97

3.4.1 ADF4153主要性能指标 97

3.4.2 ADF4153引脚功能与内部结构 97

3.4.3 ADF4153应用电路设计 104

3.5 ADF4154 500 MHz~4 GHz PLL频率合成器电路 105

3.5.1 ADF4154主要性能指标 105

3.5.2 ADF4154引脚功能与内部结构 105

3.5.3 ADF4154应用电路设计 105

3.6 ADF4193 3.5 GHz PLL频率合成器电路 106

3.6.1 ADF4193主要技术特性 106

3.6.2 ADF4193芯片封装和引脚功能 106

3.6.3 ADF4193内部结构和工作原理 108

3.6.4 ADF4193应用电路设计 109

3.7 ADF4212L 双频2.4 GHz/1.0 GHz PLL频率合成器电路 110

3.7.1 ADF4212L主要技术特性 110

3.7.2 ADF4212L芯片封装和引脚功能 111

3.7.3 ADF4212L内部结构和工作原理 112

3.7.4 ADF4212L应用电路设计 117

3.8 ADF4217L~4219L 双频PLL频率合成器电路 118

3.8.1 ADF4217L/ADF4218L/ADF4219L主要技术特性 118

3.8.2 ADF4217L/ADF4218L/ADF4219L芯片封装和引脚功能 119

3.8.3 ADF4217L/ADF4218L/ADF4219L内部结构和工作原理 120

3.8.4 ADF4217L/ADF4218L/ADF4219L应用电路设计 122

3.9 CX7925 300 MHz/350 MHz锁相环频率合成器电路 124

3.9.1 CX7925主要技术特性 124

3.9.2 CX7925封装形式与引脚功能 124

3.9.3 CX7925内部结构与工作原理 125

3.9.4 CX7925应用电路设计 127

3.10 CXA3106AQ LCD监视器/放映机用PLL电路 128

3.10.1 CXA3106AQ主要技术特性 128

3.10.2 CXA3106AQ封装形式与引脚功能 128

3.10.3 CXA3106AQ内部结构与工作原理 129

3.10.4 CXA3106AQ应用电路设计 132

3.11 CXA3266Q LCD监视器/放映机用PLL电路 135

3.11.1 CXA3266Q主要技术特性 135

3.11.2 CXA3266Q封装形式与引脚功能 135

3.11.3 CXA3266Q内部结构与工作原理 135

3.11.4 CXA3266Q应用电路设计 135

3.12 FS8108E 40~100 MHz PLL频率合成器电路 140

3.12.1 FS8108E的主要技术特性 140

3.12.2 FS8108E的封装形式与引脚功能 140

3.12.3 FS8108E的内部结构与工作原理 141

3.12.4 FS8108E的应用电路设计 144

3.13 HPLL-8001 4~160 MHz PLL频率合成器电路 144

3.13.1 HPLL-8001的主要技术特性 145

3.13.2 HPLL-8001的芯片封装与引脚功能 145

3.13.3 HPLL-8001的内部结构与工作原理 146

3.13.4 HPLL-8001的应用电路设计 150

3.14 LMX2306U/LMX2316U/LMX2326U 550 MHz/1.2 GHz/2.8 GHz频率合成器电路 152

3.14.1 LMX2306U/LMX2316U/LMX2326U主要技术特性 152

3.14.2 LMX2306/16/26芯片封装和引脚功能 152

3.14.3 LMX2306/16/26的内部结构和工作原理 153

3.14.4 LMX2306的应用电路设计 160

3.15 LMX2310/1/2/3U 2.5 GHz/2.0 GHz/1.2 GHz/600 MHz频率合成器电路 161

3.15.1 LMX2310/1/2/3U主要技术特性 161

3.15.2 LMX2310/1/2/3U芯片封装和引脚功能 161

3.15.3 LMX2310/1/2/3U的内部结构和工作原理 163

3.15.4 LMX2310/1/2/3U的应用电路设计 166

3.16 LMX233xU 2.5 GHz/600 MHz， 2.0 GHz/600 MHz，1.2 GHz/600 MHz双频频率合成器电路 168

3.16.1 LMX233xU主要技术特性 168

3.16.2 LMX233xU芯片封装和引脚功能 168

3.16.3 LMX233xU的内部结构和工作原理 170

3.16.4 LMX233xU的应用电路设计 171

3.17 LMX2346/LMX2347 0.2~2.5 GHz PLL电路 173

3.17.1 LMX2346/LMX2347的主要技术特性 173

3.17.2 LMX2346/LMX2347的封装形式与引脚功能 174

3.17.3 LMX2346/LMX2347的内部结构与工作原理 175

3.17.4 LMX2346/LMX2347的应用电路设计 178

3.18 LMX2350/LMX2352 小数N分频RF/整数N分频IF的双频频率合成器电路 183

3.18.1 LMX2350/LMX2352主要技术特性 183

3.18.2 LMX2350/LMX2352封装形式和引脚功能 183

3.18.3 LMX2350/LMX2352的内部结构和工作原理 185

3.18.4 LMX2350/LMX2352的应用电路设计 187

3.19 LMX243x 3.0/0.8 GHz， 3.6/1.7 GHz, 5.0/2.5 GHz双频频率合成器电路 187

3.19.1 LMX243x主要技术特性 187

3.19.2 LMX243x引脚封装、 引脚功能与内部结构 188

3.19.3 LMX243x的应用电路设计 190

3.20 LMX2502/LMX2512带有集成压控振荡器的频率合成器电路 194

3.20.1 LMX2502/LMX2512主要技术特性 194

3.20.2 LMX2502/LMX2512芯片封装和引脚功能 194

3.20.3 LMX2502/LMX2512的内部结构和工作原理 195

3.20.4 LMX2502/LMX2512应用电路设计 197

3.21 LMX2525带有集成压控振荡器的双频频率合成器电路 201

3.21.1 LMX2525主要技术特性 201

3.21.2 LMX2525封装形式与引脚功能 201

3.21.3 LMX2525的内部结构和工作原理 202

3.21.4 LMX2525的应用电路设计 204

3.22 LMX2542 带有VCO的蜂窝电话和GPS的频率合成器电路 208

3.22.1 LMX2542主要技术特性 208

3.22.2 LMX2542的芯片封装及引脚功能 208

3.22.3 LMX2542的内部结构及工作原理 210

3.22.4 LMX2542的应用电路设计 210

3.23 MB1504 串行输入PLL频率合成器电路 214

3.23.1 MB1504封装形式与引脚功能 214

3.23.2 MB1504 内部结构与工作原理 215

3.23.3 MB1504应用电路设计 218

3.24 MC145106 4~12 MHz PLL频率合成器电路 218

3.24.1 MC145106主要技术特点 218

3.24.2 MC145106封装形式与引脚功能 218

3.24.3 MC145106的内部结构和工作原理 220

3.24.4 MC145106的应用电路设计 221

3.25 MC145170-2 使用串行接口的PLL频率合成器电路 223

3.25.1 MC145170-2主要技术特性 223

3.25.2 MC145170-2的芯片封装和引脚功能 223

3.25.3 MC145170-2芯片内部结构和工作原理 223

3.25.4 MC145170-2的应用电路设计 224

3.26 PE3291 1200 MHz/550 MHz双频PLL频率合成器电路 228

3.26.1 PE3291主要技术特性 228

3.26.2 PE3291的封装形式与引脚功能 228

3.26.3 PE3291的内部结构及工作原理 230

3.26.4 PE3291的应用电路设计 233

3.27 PE3342 0.3~2.7 GHz带EEPROM的PLL电路 235

3.27.1 PE3342主要技术特性 235

3.27.2 PE3342的芯片封装与引脚功能 235

3.27.3 PE3342的内部结构与工作原理 237

3.27.4 PE3342的应用电路设计 242

3.28 PMB2347 2.8 GHz/500 MHz双频PLL频率合成器电路 242

3.28.1 PMB2347主要技术特性 243

3.28.2 PMB2347的封装形式与引脚功能 243

3.28.3 PMB2347的内部结构和工作原理 244

3.28.4 PMB2347应用电路设计 248

3.29 SA8026 350~2500 MHz PLL频率合成器电路 253

3.29.1 SA8026的主要技术特性 254

3.29.2 SA8026封装形式与引脚功能 254

3.29.3 SA8026内部结构与工作原理 255

3.29.4 SA8026的应用电路设计 260

3.30 SA8027 0.5~2.5 GHz小数N分频频率合成器电路 262

3.30.1 SA8027主要技术特性 262

3.30.2 SA8027引脚功能与内部结构 263

3.30.3 SA8027应用电路设计 264

3.31 SP5748 80 MHz~2.4 GHz PLL频率合成器电路 267

3.31.1 SP5748的主要技术性能与特点 267

3.31.2 SP5748封装形式与引脚功能 267

3.31.3 SP5748内部结构与工作原理 268

3.31.4 SP5748的应用电路设计 270

3.32 SP5769 3 GHz I2C总线频率合成器电路 274

3.32.1 SP5769的主要技术特性 274

3.32.2 SP5769芯片封装与引脚功能 275

3.32.3 SP5769内部结构与工作原理 275

3.32.4 SP5769的应用电路设计 279

3.33 SP8853A/B 1.3 GHz PLL频率合成器电路 283

3.33.1 SP8853A/B的主要技术特性 283

3.33.2 SP8853A/B芯片封装与引脚功能 283

3.33.3 SP8853A/B内部结构与工作原理 284

3.33.4 SP8853A/B的应用电路设计 288

3.34 SP8854E 2.7 GHz PLL频率合成器电路 294

3.34.1 SP8854E的主要技术性能与特点 294

3.34.2 SP8854E芯片封装与引脚功能 295

3.34.3 SP8854E内部结构与工作原理 296

3.34.4 SP8854E的应用电路设计 298

3.35 STW81100 0.82~4.4 GHz多频带PLL频率合成器电路 303

3.35.1 STW81100 主要技术特性 303

3.35.2 STW81100 的芯片封装与引脚功能 303

3.35.3 STW81100内部结构与工作原理 304

3.35.4 STW81100的应用电路设计 312

3.36 STW81101 0.82~4.4 GHz多频带PLL频率合成器电路 314

3.36.1 STW81101 主要技术特性 314

3.36.2 STW81101 的芯片封装与引脚功能 314

3.36.3 STW81101内部结构与工作原理 316

3.36.4 STW81101的应用电路设计 318

3.37 STW81102 0.75~4.6 GHz多频带频率合成器电路 319

3.37.1 STW81102 主要技术特性 319

3.37.2 STW81102 引脚功能、 内部结构与工作原理 320

3.37.3 STW81102的应用电路设计 320

3.38 TRF1112/TRF1212 用于IF下变频器的双VCO/PLL合成器电路 320

3.38.1 TRF1112/TRF1212主要技术特性 320

3.38.2 TRF1112/TRF1212引脚功能与内部结构 321

3.38.3 TRF1112/TRF1212应用电路设计 324

3.39 TRF1121/TRF1221 用于IF上变频器的双VCO/PLL合成器电路 326

3.39.1 TRF1121/TRF1221主要技术特性 326

3.39.2 TRF1121/TRF1221引脚功能与内部结构 326

3.39.3 TRF1121/TRF1221应用电路设计 328

3.40 U2786B 800~1000 MHz PLL频率合成器电路 330

3.40.1 U2786B的主要技术特性 330

3.40.2 U2786B封装形式与引脚功能 330

3.40.3 U2786B内部结构与工作原理 331

3.40.4 U2786B的应用电路设计 333

3.41 UMA1014 50~1100 MHz低功耗PLL频率合成器电路 334

3.41.1 UMA1014的主要技术特性 334

3.41.2 UMA1014封装形式与引脚功能 334

3.41.3 UMA1014内部结构与工作原理 335

3.41.4 UMA1014的应用电路设计 339

[WTHZ]第4章 压控振荡器(VCO)电路设计 347

4.1 ISL3183 748 MHz VCO电路 347

4.1.1 ISL3183的主要技术特性 347

4.1.2 ISL3183引脚功能与内部结构 347

4.1.3 ISL3183应用电路设计 348

4.2 MAX2605~MAX2609 45~650 MHz差分输出IF压控振荡器电路 350

4.2.1 MAX2605~MAX2609主要技术特性 350

4.2.2 MAX2605~MAX2609引脚功能与内部结构 350

4.2.3 MAX2605~MAX2609系列芯片应用电路设计 351

4.3 MAX2620 10~1050 MHz RF振荡器电路 353

4.3.1 MAX2620主要技术特性 353

4.3.2 MAX2620引脚功能与内部结构 353

4.4 MAX2622/MAX2623/MAX2624 855~998 MHz VCO电路 356

4.4.1 MAX2622/MAX2623/MAX2624主要技术性能 356

4.4.2 MAX2622/MAX2623/MAX2624 芯片封装与引脚功能 356

4.4.3 MAX2622/MAX2623/MAX2624应用电路设计 357

4.5 MAX2750/MAX2751/MAX2752 2.4 GHz VCO电路 358

4.5.1 MAX2750/MAX2751/MAX2752主要技术性特性 358

4.5.2 MAX2750/MAX2751/MAX2752封装形式与引脚功能 359

4.5.3 MAX2750/MAX2751/MAX2752芯片应用电路设计 359

4.6 MAX2753 2.4GHz VCO电路 360

4.6.1 MAX2753的主要技术特性 360

4.6.2 MAX2753封装形式与引脚功能 361

4.6.3 MAX2753的应用电路设计 361

4.7 MAX2754 1.2 GHz VCO电路 363

4.7.1 MAX2754的主要技术特性 363

4.7.2 MAX2754引脚功能与内部结构 363

4.7.3 MAX2754的应用电路设计 365

4.8 MC1648 225 MHz VCO电路 366

4.8.1 MC1648主要技术特性 366

4.8.2 MC1648引脚功能与内部结构 366

4.8.3 MC1648的应用电路设计 367

4.9 MC12148 1100 MHz低功耗VCO电路 369

4.9.1 MC12148芯片主要技术性能 369

4.9.2 MC12148引脚功能与内部结构 369

4.9.3 MC12148芯片应用电路设计 369

4.10 Si550 10 MHz~1.4 GHz VCXO电路 370

4.10.1 Si550 主要技术特性 370

4.10.2 Si550引脚功能与内部结构 370

4.10.3 Si550应用电路设计 371

4.11 VTO-8000系列600 MHz~10.85 GHz VCO电路 371

4.11.1 VTO-8000系列VCO主要技术特性 371

4.11.2 VTO-8000系列VCO的封装形式与引脚功能 372

4.11.3 VTO-8000系列VCO的内部结构 372

4.11.4 VTO-8000系列VCO的应用电路设计 373

4.12 VTO-9000系列 320 MHz~2.3 GHz VCO电路 373

4.12.1 VTO-9000系列VCO主要技术特性 373

4.12.2 VTO-9000系列VCO引脚功能与内部结构 374

4.12.3 VTO-9000系列VCO应用电路设计 374

4.13 Si530/531 10 MHz~1.4 GHz晶体振荡器 374

4.13.1 Si530/531主要技术特性 374

4.13.2 Si530/531引脚功能与内部结构 374

4.13.3 Si530/531的应用电路设计 375

4.14 MAX2472/MAX2473 0.5~2.5 GHz VCO缓冲放大器电路 376

4.14.1 MAX2472/MAX2473主要技术特性 376

4.14.2 MAX2472/MAX2473封装形式与引脚结构 377

4.14.3 MAX2472/MAX2473内部结构 377

4.14.4 MAX2472/MAX2473应用电路设计 378

4.15 MAX2470/MAX2471 10~500 MHz VCO输出缓冲电路 380

4.15.1 MAX2470/MAX2471的主要技术特性 380

4.15.2 MAX2470/MAX2471引脚功能与内部结构 381

4.15.3 MAX2470/MAX2471的应用电路设计 382

4.16 MAX9987/MAX9988 LO缓冲器/功率分配器电路 384

4.16.1 MAX9987/MAX9988主要技术特性 384

4.16.2 MAX9987/MAX9988引脚功能与内部结构 384

4.16.3 MAX9987/MAX9988应用电路设计 385

4.17 MAX9989/MAX9990 LO 缓冲器/功率分配器电路 387

4.17.1 MAX9989/MAX9990主要技术特性 387

4.17.2 MAX9989/MAX9990引脚功能与内部结构 387

4.17.3 MAX9989/MAX9990应用电路设计 387

4.18 RF2301 300~2500 MHz高隔离的缓冲放大器 389

4.18.1 RF2301的主要技术特性 389

4.18.2 RF2301引脚功能与内部结构 389

4.18.3 RF2301的应用电路设计 390

4.19 μPG2304TK 720 MHz/1320 MHz VCO缓冲器电路 391

4.19.1 μPG2304TK主要技术特性 391

4.19.2 μPG2304TK引脚功能与内部结构 391

4.19.3 μPG2304TK应用电路设计 392

第5章 前置分频器电路设计[ST][HT5"SS] 393

5.1 PE3501/PE83501 0.4~3.5 GHz 2分频前置分频器电路 393

5.1.1 PE3501/PE83501主要技术特性 393

5.1.2 PE3501/PE83501引脚功能与内部结构 393

5.1.3 PE3501/PE83501芯片应用电路设计 394

5.2 PE3502/PE83502 1.5~3.5 GHz 4分频前置分频器电路 396

5.2.1 PE3502/PE83502主要技术特性 396

5.2.2 PE3502/PE83502引脚功能与内部结构 396

5.2.3 PE3502/PE83502芯片应用电路设计 396

5.3 PE3503/PE83503 1.5~3.5 GHz 8分频前置分频器电路 396

5.3.1 PE3503/PE83503主要技术特性 396

5.3.2 PE3503/PE83503引脚功能与内部结构 396

5.3.3 PE3503/PE83503芯片应用电路设计 397

5.4 PE3511 DC~1500 MHz 2分频前置分频器电路 397

5.4.1 PE3511主要技术特性 397

5.4.2 PE3511引脚功能与内部结构 397

5.4.3 PE3511芯片应用电路设计 398

5.5 PE3512 DC~1500 MHz 4分频前置分频器电路 399

5.5.1 PE3512主要技术特性 399

5.5.2 PE3512引脚功能与内部结构 399

5.5.3 PE3512芯片应用电路设计 400

5.6 PE3513 DC~1500 MHz 8分频前置分频器电路 400

5.6.1 PE3513主要技术特性 400

5.6.2 PE3513引脚功能与内部结构 400

5.6.3 PE3513芯片应用电路设计 400

5.7 PE83511 DC~1500 MHz 2分频前置分频器电路 401

5.7.1 PE83511主要技术特性 401

5.7.2 PE83511引脚功能与内部结构 401

5.7.3 PE83511芯片应用电路设计 402

5.8 PE83512 DC~1500 MHz 4分频前置分频器电路 402

5.8.1 PE83512主要技术特性 402

5.8.2 PE83512引脚功能与内部结构 402

5.8.3 PE83512芯片应用电路设计 403

5.9 PE83513 DC~1500 MHz 8分频前置分频器电路 403

5.9.1 PE83513主要技术特性 403

5.9.2 PE83513引脚功能与内部结构 403

5.9.3 PE83513芯片应用电路设计 404

5.10 PMB2313/PMB2314 1.1/2.1 GHz前置分频器电路 404

5.10.1 PMB2313/PMB2314 主要技术特性 404

5.10.2 PMB2313/PMB2314引脚功能与内部结构 404

5.10.3 PMB2313/PMB2314应用电路设计 405

5.11 μPB1509GV 1 GHz前置分频器电路 407

5.11.1 μPB1509GV的主要技术特性 407

5.11.2 μPB1509GV引脚功能与内部结构 407

5.11.3 μPB1509GV的应用电路设计 408

第6章 DDS(直接数字频率合成器)电路设计 410

6.1 DDS系列芯片简介 410

6.2 AD9830 50 MHz CMOS DDS电路 412

6.2.1 AD9830主要技术特性 412

6.2.2 AD9830引脚功能与内部结构 412

6.2.3 AD9830的应用电路 414

6.3 AD9831 25 MHz CMOS DDS电路 416

6.3.1 AD9831主要技术特性 416

6.3.2 AD9831引脚功能与内部结构 416

6.3.3 AD9831的应用电路 419

6.4 AD9832 25 MHz CMOS DDS电路 421

6.4.1 AD9832主要技术特性 421

6.4.2 AD9832引脚功能与内部结构 422

6.4.3 AD9832的应用电路 423

6.5 AD9833 0~12.5 MHz可编程波形发生器电路 426

6.5.1 AD9833主要技术特性 426

6.5.2 AD9833引脚功能与内部结构 426

6.5.3 AD9833的应用电路 427

6.6 AD9834 50 MHz DDS 电路 429

6.6.1 AD9834的主要技术特性 429

6.6.2 AD9834引脚功能、 内部结构与工作原理 429

6.6.3 AD9834的应用电路 440

6.7 AD9835 50 MHz CMOS DDS电路 442

6.7.1 AD9835主要技术特性 442

6.7.2 AD9835引脚功能与内部结构 442

6.7.3 AD9835的应用电路 443

6.8 AD9850 125 MHz CMOS DDS电路 445

6.8.1 AD9850主要技术特性 445

6.8.2 AD9850引脚功能与内部结构 446

6.8.3 AD9850应用电路 447

6.9 AD9851 180 MHz CMOS DDS/DAC电路 450

6.9.1 AD9851主要技术特性 450

6.9.2 AD9851引脚功能与内部结构 450

6.9.3 AD9851应用电路 450

6.10 AD9852 300 MSPS CMOS DDS电路 456

6.10.1 AD9852的主要技术特性 456

6.10.2 AD9852引脚功能与内部结构 456

6.10.3 AD9852的应用电路 468

6.11 AD9854 300 MSPS CMOS正交DDS电路 472

6.11.1 AD9854主要技术特性 472

6.11.2 AD9854引脚功能与内部结构 473

6.11.3 AD9854应用电路 473

6.12 AD9858 1GSPS DDS电路 477

6.12.1 AD9858的主要技术特性 477

6.12.2 AD9858引脚功能与内部结构 478

6.12.3 AD9858的应用电路 494

6.13 AD9859 400MSPS 1.8 V CMOS DDS电路 498

6.13.1 AD9859主要技术特性 498

6.13.2 AD9859引脚功能与内部结构 498

6.13.3 AD9859应用电路 501

6.14 AD9910 1GSPS 3.3 V 14位DDS电路 501

6.14.1 AD9910主要技术特性 501

6.14.2 AD9910引脚功能与内部结构 502

6.14.3 AD9910 应用电路 505

6.15 AD9912 1GSPS 3.3 V 14位 DDS电路 508

6.15.1 AD9912主要技术特性 508

6.15.2 AD9912引脚功能与内部结构 508

6.15.3 AD9912 应用电路 510

6.16 AD9951 400MSPS 1.8 V 14位CMOS DDS电路 515

6.16.1 AD9951主要技术特性 515

6.16.2 AD9951引脚功能与内部结构 515

6.16.3 AD9951应用电路 515

6.17 AD9952 400MSPS 1.8 V 14位CMOS DDS电路 515

6.17.1 AD9952主要技术特性 515

6.17.2 AD9952引脚功能与内部结构 516

6.17.3 AD9952应用电路 518

6.18 AD9953 400MSPS 1.8 V 14位CMOS DDS电路 519

6.18.1 AD9953主要技术特性 519

6.18.2 AD9953引脚功能与内部结构 519

6.18.3 AD9953应用电路 522

6.19 AD9954 400MSPS 1.8V CMOS DDS电路 522

6.19.1 AD9954主要技术特性 522

6.19.2 AD9954引脚功能与内部结构 523

6.19.3 AD9954应用电路 525

6.20 AD9956 基于2.7 GHz DDS的 AgileRFTM 合成器电路 528

6.20.1 AD9956主要技术特性 528

6.20.2 AD9956内部结构、 芯片封装与功能引脚 528

6.20.3 AD9956 应用电路 530

6.21 AD9958 双通道 500 MSPS DDS电路 535

6.21.1 AD9958主要技术特性 535

6.21.2 AD9958引脚功能与内部结构 535

6.21.3 AD9958 的应用电路 538

6.22 AD9959 500MSPS 4通道DDS电路 539

6.22.1 AD9959主要技术特性 539

6.22.2 AD9959引脚功能与内部结构 540

6.22.3 AD9959应用电路 543

6.23 ISL5314 125MSPS 14位DDS电路 548

6.23.1 ISL5314的主要技术特性 548

6.23.2 ISL5314引脚功能与内部结构 548

6.23.3 ISL5314的应用电路 555

6.24 Xilinx DDS v5.0 558

6.24.1 DDS v5.0主要技术特性 558

6.24.2 DDS引脚端符号与定义 558

6.24.3 DDS基本结构与工作原理 559

6.24.4 DDS参数设置 561

第7章 时钟发生器电路设计 564

7.1 AD9510 1.2 GHz PLL内核8输出的时钟发生器电路 564

7.1.1 AD9510主要技术特性 564

7.1.2 AD9510 引脚功能与内部结构 564

7.1.3 AD9510的应用电路设计 567

7.2 AD9511 1.2 GHz PLL内核5输出的时钟发生器电路 567

7.2.1 AD9511主要技术特性 567

7.2.2 AD9511 引脚功能与内部结构 567

7.2.3 AD9511的应用电路设计 569

7.3 AD9512 1.6 GHz输入/1.2 GHz 5输出的时钟发生器电路 570

7.3.1 AD9512主要技术特性 570

7.3.2 AD9512引脚功能与内部结构 570

7.3.3 AD9512的应用电路设计 574

7.4 AD9540 655 MHz低抖动时钟发生器电路 576

7.4.1 AD9540主要技术特性 576

7.4.2 AD9540 引脚功能与内部结构 576

7.4.3 AD9540的应用电路设计 579

7.5 ADF4001 200 MHz锁相环时钟发生器电路 580

7.5.1 ADF4001主要技术特性 580

7.5.2 ADF4001的引脚功能与内部结构 580

7.5.3 ADF4001的应用电路设计 581

7.6 MC12439 50~800 MHz PLL时钟发生器电路 584

7.6.1 MC12439主要技术特性 584

7.6.2 MC12439的封装形式与引脚功能 584

7.6.3 MC12439的应用电路设计 587

7.7 MPC9229 400 MHz低电压时钟发生器电路 588

7.7.1 MPC9229芯片主要技术特性 588

7.7.2 MPC9229引脚功能与内部结构 589

7.7.3 MPC9229应用电路设计 592

7.8 MPC9992 400 MHz PLL时钟发生器电路 594

7.8.1 MPC9992主要技术特性 594

7.8.2 MPC9992引脚功能与内部结构 595

7.8.3 MPC9992应用电路 596

参考文献 598

本书共7章，介绍了锁相环与频率合成器电路的分析方法、电路结构、工作原理等相关知识，以及采用锁相环与频率合成器集成电路构成的锁相环(PLL)、压控振荡器(VCO)、前置分频器、直接数字频率合成器(DDS)和时钟发生器电路实例的主要技术性能、引脚端封装形式、内部结构、工作原理、电原理图、印制电路板图和元器件参数等内容，频率范围从零至几吉赫兹，其电原理图、印制电路板图和元器件参数等可以直接在工程设计中应用。

本书突出了"先进性、工程性、实用性"的特点，可以作为从事无线通信、移动通信、无线数据采集与传输系统、无线遥控和遥测系统、无线网络、无线安全防范系统等应用研究的工程技术人员的参考书或工具书，也可以作为高等院校通信、电子等相关专业本科生和研究生的专业教材或教学参考书。

锁相环设计是现代集成电路设计中的一个重要课题，在射频无线通信、高速有线通信、光纤通信以及高性能数字电路等领域中都占有重要的地位。而且，锁相环作为电路设计理论中最重要的混合信号负反馈系统之一，是一个合格的射频及混合信号集成电路设计师必须了解和掌握的一项电路设计专业知识。频率合成器是锁相环在通信电路中最重要的应用，在任何一个无线接收发射器中都可以找到多个频率合成器。了解和掌握频率合成器性能指标、系统和电路单元设计，是一名通信集成电路设计师必备的专业素养。锁相环的另一个重要应用是时钟和数据恢复，主要应用于高速有线通信，包括光纤通信和金属导线通信。

近20年以来，随着无线通信设备、无线智能终端的普及和高速互联网络的发展，包括频率合成器和时钟恢复电路在内的通信电路设计技术都取得了长足的进步，尤其是基于大规模量产和较低成本CMOS工艺的射频集成电路设计已经成为工业界的主流。任何实用的射频电路设计的知识，都应该是基于CMOS工艺和器件的实现。

随着中国30多年飞速的发展，国内已经形成了对无线通信设备和终端具有巨大需求的市场。相应地，在国内出现了许多本土和来自海外的射频集成电路设计和生产厂商，射频集成电路设计的水准和对这方面人才的需求也大幅上升。但是在此方面的教学和专业培训却相对滞后，尤其是大学教科书，还是停留在翻译国外教材或沿用老化的教材，和其他相关领域如计算机教材形成很大的反差。随着中国集成电路设计产业的发展壮大，据笔者了解，广大的设计人员苦于没有一本跟上学科前沿、选材契合设计实践的中文参考书。

即便在国外已有的参考书中，大部分已出版多年，虽然会在再版时更新和补充一些新的内容，但仍无法跟上技术的进步。比如很多关于锁相环的参考书是基于反馈控制理论来讲述的，包含了大量的控制理论，却没有结合集成电路设计。还有很多锁相环的参考书选材过于庞杂，涵盖了大量的控制理论和通信信号处理，等等，和锁相环集成电路的设计基本没有任何直接的联系。另外一类锁相环参考书则选题非常狭窄和专业，比如只讲述全数字锁相环等非常专门的知识，这类参考书通常是由某博士论文直接改编或一组专业论文编纂而来的，很难针对广大的集成电路设计人员和院校中的研究人员。CMOS集成锁相环电路设计前言[1][2][2]本书以锁相环及锁相环在射频频率合成器和时钟恢复中的应用为主题，以集成CMOS为电路实现方法，详细讨论从基础原理、系统考量和晶体管级电路设计细节到实际设计生产中遇到的实际问题，尽力给广大工业界集成电路设计人员和院校研究机构研究人员和研究生提供一本原理清晰透彻、设计讲解详细丰富、内容前沿实用的集成电路设计参考书。

从选材来看，从锁相环负反馈原理出发，先介绍锁相环及频率合成器在通信电路中的应用和性能，然后由锁相环基本结构、主要模块电路设计细节逐渐深入到基于差分积分调制器的分数型锁相环设计，包括其核心的差分积分调制器设计，接着扩展到最前沿的全数字锁相环设计和基于锁相环的相位调制。在锁相环设计之外，专门介绍压控振荡器的设计，包括电容电感振荡器和环振荡器设计;此外介绍了基于延迟锁定环的频率合成器，最后指出在实际锁相环设计生产中的问题。由于时钟和数据恢复电路设计较为独立，自成一体，在第14章中单独进行介绍。从其在高速有线通信中的应用背景出发，先介绍其主要设计指标、基本环路结构，然后讲解基本子电路模块，包括全速率和半速率线性和二进制鉴相器、鉴频器和电荷泵等，最后以基于相位内插值的数字时钟恢复电路结束。