时钟发生器

USART收发模块一般分为三大部分：时钟发生器、数据发送器和接收器。控制寄存器为所有的模块共享。

时钟发生器由同步逻辑电路（在同步从模式下由外部时钟输入驱动）和波特率发生器组成。发送时钟引脚XCK仅用于同步发送模式下，

发送器部分由一个单独的写入缓冲器（发送UDR）、一个串行移位寄存器、校验位发生器和用于处理不同帧结构的控制逻辑电路构成。使用写入缓冲器，实现了连续发送多帧数据无延时的通信。

接收器是USART模块最复杂的部分，最主要的是时钟和数据接收单元。数据接收单元用作异步数据的接收。除了接收单元，接收器还包括校验位校验器、控制逻辑、移位寄存器和两级接收缓冲器（接收UDR）。接收器支持与发送器相同的帧结构，同时支持帧错误、数据溢出和校验错误的检测。

与UART兼容性

AVR USART 和AVR UART 兼容性 USART 在如下方面与AVR UART 完全兼容：

· 所有USART 寄存器的位定义。

· 波特率发生器。

· 发送器操作。

· 发送缓冲器的功能。

· 接收器操作。

然而，接收器缓冲器有两个方面的改进，在某些特殊情况下会影响兼容性：

· 增加了一个缓冲器。两个缓冲器的操作好象是一个循环的FIFO。因此对于每个接收到的数据只能读一次！更重要的是错误标志FE 和DOR，以及第9 个数据位RXB8与数据一起存放于接收缓冲器。因此必须在读取UDR 寄存器之前访问状态标志位。否则将丢失错误状态。

· 接收移位寄存器可以作为第三级缓冲。在两个缓冲器都没有空的时候，数据可以保存于串行移位寄存器之中( 参见 Figure 61)，直到检测到新的起始位。从而增强了 USART 抵抗数据过速(DOR) 的能力。

下面的控制位的名称做了改动，但其功能和在寄存器中的位置并没有改变：

· CHR9改为UCSZ2。

· OR改为DOR。

时钟产生时钟产生逻辑为发送器和接收器产生基础时钟。USART 支持4 种模式的时钟： 正常的异步模式，倍速的异步模式，主机同步模式，以及从机同步模式。USART 控制位UMSEL和状态寄存器C (UCSRC) 用于选择异步模式和同步模式。倍速模式( 只适用于异步模式) 受控于UCSRA 寄存器的U2X。使用同步模式 (UMSEL = 1) 时，XCK 的数据方向寄存器 (DDR_XCK)决定时钟源是由内部产生(主机模式)还是由外部生产(从机模式)。仅在同步模式下XCK 有效。

片内时钟产生－波特率发生器内部时钟用于异步模式与同步主机模式。

USART 的波特率寄存器UBRR 和降序计数器相连接，一起构成可编程的预分频器或波特率发生器。降序计数器对系统时钟计数，当其计数到零或UBRRL 寄存器被写时，会自动装入UBRR 寄存器的值。当计数到零时产生一个时钟，该时钟作为波特率发生器的输出时钟，输出时钟的频率为fosc/(UBRR 1)。发生器对波特率发生器的输出时钟进行2、8或16 的分频，具体情况取决于工作模式。波特率发生器的输出被直接用于接收器与数据恢复单元。数据恢复单元使用了一个有2、8或16个状态的状态机，具体状态数由UMSEL、U2X 与 DDR_XCK 位设定的工作模式决定。